Материали 31-40 от 10

Процесорен възел 8-12-16 - разредна комбинационна АЛС с последователен пренос за изпълнение на аритметични и логически микрооперации ИС 74181 5 стр.

Процесорен възел (8-12-16) - разредна комбинационна АЛС с последователен пренос за изпълнение на аритметични и логически микрооперации ( ИС 74181)

Да се изработи процесорен възел (8-12-16) - разредна комбинационна АЛС с последователен пренос за изпълнение на аритметични и логически микрооперации ( ИС 74181) - за компютър на базата на произволна логика с използване на CAD (OrCAD, PROTEL, pCAD)
Simonsita
8 0 0
Разредни двоични числа с фиксирана запетая с използване на симулатор CDL 15 стр.

Разредни двоични числа с фиксирана запетая – с използване на симулатор CDL

СDL 01 Да се разработи и трасира микропрограма за процесорен възел - сумиране на (8/16/24 – по избор ) разредни двоични числа с фиксирана запетая – с използване на симулатор CDL и се изследва полученото бързодействие. - курсов проект.
Simonsita
7 0 0
Сумиране на двоични числа с плаваща запетая с мантиса 81624 по 29 стр.

Сумиране на двоични числа с плаваща запетая с мантиса (8/16/24 – по

Да се разработи и трасира микропрограма за процесорен възел - сумиране на двоични числа с плаваща запетая с мантиса(8/16/24 – по избор ) - разредна и порядък(4/8/12-по избор) -разреден– с използване на симулатор CDL и се изследва полученото бързод-е.
ndoe
3 0 0